RISC-V ISA

・2 分钟阅读

关于RISC-V ISA

RISC-V (发音为"risk-five")是一个开放的免费ISA,通过开放标准协作实现处理器创新的新纪元,在学术界和研究中ISA提供了一个新的可自由扩展的软件和硬件,为未来50年的计算设计和创新铺平道路。

最终的用户级别规范,草案特权ISA规范,以及一套 RISC-V软件工具,包括一个gnu/gcc软件工具链,gnu/gdb调试器(上游),一个 LLVM编译器 ,一个 Spike的模拟器,QEMU (上游),现在还可以下载验证套件。

在不安装任何东西的情况下,试试 ANGEL,一个JavaScript ISA模拟器,用于在浏览器中的模拟RISC-V计算机,引导riscv-linux的交互式会话。

你还可以访问 UC Berkeley Architecture Research项目页面,查看一些基于RISC-V的项目,包括高性能,高能效 处理器(64位 RISC-V single-issue in-order内核),适用于高速模拟,可供下载。

我们的目的是提供具有重要基础架构支持的长期开放式ISA,包括文档,编译器工具链,操作系统端口,参考软件模拟器,周期精确的FPGA仿真器,高性能FPGA计算机,各种目标平台的高效ASIC实现 设计,可配置处理器生成器,架构测试套件和教学材料。

RISC-V ISA的主要功能:

  • 以开放的,可扩展的方式提供新体系结构上的自由软件和硬件,
  • Open ISA为各种操作系统,软件供应商和工具开发人员提供了更轻松的支持。
  • 开放源码的硬件,RISC-V不依赖单个供应商-提供多个供应商,以支持未来的增长。
  • 没有其他的ISA像RISC-V ISA一样,允许用户扩展架构,而不会破坏现有的扩展和导致软件碎片化
George profile image